

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

3520887

Basic Patent (No,Kind,Date): EP 34796 A2 810902 <No. of Patents: 010>

LIQUID CRYSTAL DISPLAY DEVICE (English)

Patent Assignee: TOKYO SHIBAURA ELECTRIC CO (JP)

Author (Inventor): KOBAYASHI HIROSHI; YAMADA HISASHI; UCHIDA YUKIMASA

Designated States : (National) DE; FR; GB; NL

IPC: *G09G-003/36; G02F-001/133; G11C-011/34; H01L-027/10

Derwent WPI Acc No: *G 81-J4988D;

Language of Document: English

Patent Family:

Patent No	Kind	Date	Applic No	Kind	Date	
DE 3176454	C0	871022	EP 81101127	A	810217	
EP 34796	A2	810902	EP 81101127	A	810217	(BASIC)
EP 34796	A3	830112	EP 81101127	A	810217	
EP 34796	B1	870916	EP 81101127	A	810217	
JP 56117275	A2	810914	JP 8020542	A	800222	
JP 57019783	A2	820202	JP 8093962	A	800711	
JP 57019785	A2	820202	JP 8093964	A	800711	
JP 86004114	B4	860206	JP 8093962	A	800711	
JP 86004115	B4	860206	JP 8093964	A	800711	
US 4432610	A	840221	US 235995	A	810219	

Priority Data (No,Kind,Date):

JP 8020542 A 800222

JP 8093962 A 800711

JP 8093964 A 800711

⑬ 日本国特許庁 (JP)

⑪ 特許出願公開

⑫ 公開特許公報 (A)

昭56—117275

⑤ Int. Cl.³

G 09 F 9/35

G 02 F 1/133

G 09 G 3/36

識別記号

庁内整理番号

7013—5C

7348—2H

7250—5C

⑬ 公開 昭和56年(1981)9月14日

発明の数 2

審査請求 有

(全 11 頁)

⑭ 画像表示装置

② 特 願 昭55—20542

② 出 願 昭55(1980)2月22日

② 発 明 者 小林浩

川崎市幸区小向東芝町1東京芝

浦電気株式会社総合研究所内

② 発 明 者 内田幸正

② 発 明 者 山田尚志

川崎市幸区小向東芝町1東京芝

浦電気株式会社総合研究所内

① 出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

④ 代 理 人 弁理士 則近憲佑 外1名

明 細 書

1. 発明の名称 画像表示装置

2. 特許請求の範囲

- (1) 記憶機能とこの記憶機能の記憶内容に応じてスイッチング状態が決定かつほぼ一定に維持されるスイッチング機能とを有し表示すべき画像イメージに対応する画素信号を記憶するために各画素に対応して配列された複数個のセルと、これらのセルの各々に対応して設けられた電極と、これらの電極と透明電極との間に密封状態で挟持された液晶層と、この液晶層に電界を印加して液晶の分子配列を制御するための電源と、前記セルの各々に前記画素信号を書き込むためのデータ線と、前記セルを走査して選択するための選択線とを備え、前記選択線によつて選択された前記セルに前記データ線を介して前記画素信号を書き込んで記憶するとともに、前記セルを介して前記液晶層を挟持する一対の電極間に印加される電界をほぼ一定に保持するようにしたことを特徴とする画像表示装置。

- (2) 前記セルはフリップフロップ回路を有し、このフリップフロップ回路によつて前記画素信号を記憶するようにしたことを特徴とする特許請求の範囲第1項記載の画像表示装置。

- (3) 前記セルは、電荷をトラップするための絶縁層とこの絶縁層内の電荷によつて制御されるトランジスタとを備えた不揮発性メモリトランジスタを有し、この不揮発性メモリトランジスタによつて前記画素信号を記憶するようにしたことを特徴とする特許請求の範囲第1項記載の画像表示装置。

- (4) 前記セルは、電荷をトラップするための絶縁層とこの絶縁層中の電荷によつて容量が変化するコンデンサとを有し、このコンデンサによつて前記画素信号を記憶するようにしたことを特徴とする特許請求の範囲第1項記載の画像表示装置。

- (5) 前記セルは、相転移によつて抵抗値が変化するアモルファス半導体を含み、このアモルファス半導体の抵抗値変化を用いて前記画素信号を

等のフォトセンサ膜19に照射される。フォトセンサ膜19はCRTに表示されている画像イメージに従って抵抗値の分布が変化するため、透明電極18及び23間に加えられた交流電圧25も、CRTの画像イメージに従って液晶22に印加され、液晶22の分子配列すなわち透明、不透明状態もCRTの画像イメージに従って制御される。液晶22とフォトセンサ19間のライトブロッキング層20は、CRTからの光16と光源9からの光26を互いに遮断するためのものである。また21は誘電体ミラーで24はガラスである。この方法ではCRTを用いて液晶を制御するため、走査速度、機構の精密さに限界があり、商用テレビ程度の分解能が達成されているにすぎない。また文書等の静止画を表示するためには、CRTのリフレッシュ用メモリを必要とすること、CRTのための高電圧を要し、かつ精密な機構を有するため装置全体が高価になることは避けられない。

一方、近年液晶テレビの研究が行われているが、これはシリコン基板上に走査のためのスイッチン

(7)

て密封されている。透明電極23とLSIアレイ40の基板には交流電圧25が印加されており、LSIアレイ40の各セルによつて、液晶22は前述した液晶テレビと同様画素レベルで制御される。第5図は、LSIアレイ40の各セルの等価回路図を示したもので、デプレッション形NMOSトランジスタ32,33並びにエンハンスメント形NMOSトランジスタ34,35によりフリップフロップ回路を形成している。トランスファゲート36は、上記フリップフロップへの書き込みゲートであり選択線29とデータ線30とに接続されている。一方、トランジスタ37のゲートはトランジスタ35のドレインに、同トランジスタのソースは選択線29に、一方同トランジスタのドレインは液晶22を画素毎に制御するためのアルミ電極38に接続されている。また選択線29とデータ線30は各々、表示すべき画像イメージによつて制御される第5図では、記載されていないシフトレジスタあるいは選択ゲート等に接続されている。

画像イメージの書き込み動作は、次の様にして

グトランジスタとコンデンサの対をマトリックス状に並べ、このシリコン基板と透明電極を付けたガラスとの間に液晶を封入したものである。この方法を用いて文書等の高精細な静止画像を表示しようとする、前述したCRTにより液晶を制御する方法と同様に、例えばA4サイズの文書を8本/mmの分解能で表示しようとする、と約4Mビットといつた大容量のリフレッシュ用メモリを必要とすること、またリフレッシュを商用テレビと同様に60Hzで行うと4Mビット×60Hz=240MHzといつた超高速の走査が必要となり現在の技術レベルでは実現が難しい等の欠点がある。

本発明は、上記事情に鑑みなされたもので、文書等の高精細な画像を安価な手段を用いて表示できるようにすることを目的とする。以下図面を参照しながら本発明を詳細に説明する。

第4図、第5図は本発明の一実施例を示すものである。第4図において、液晶22は、ガラス24、透明電極23及び誘電体ミラー21、LSIアレイ40、補強板41にはさまれ、シール27によつ

(8)

行われる。なお書き込みの際、全セルのトランジスタ37はオフ状態になつてゐるとする全ての選択線29をGND電位に設定した状態で、書き込むべき画像イメージに従つて全てのデータ線30をハイレベル V_H またはロウレベル V_L の電位に設定してから、書き込むべき選択線にのみ正の適当なしきい値電圧 V_{th} 以上のパルスを加える。 V_H の電位が設定されていたセルでは、フリップフロップは反転しないためトランジスタ37はオフ状態を維持する。逆に V_L の電位が設定されていたセルでは、フリップフロップが反転しトランジスタ37はオン状態となる。トランジスタ37がオンとなつたセルでは、透明電極23及びアルミ電極38、トランジスタ37を介して交流電圧25が液晶22に印加され、液晶22の分子配列が各画素毎に変わる。一方、トランジスタ37がオフのセルでは液晶22に加わる交流電圧は小さく、液晶22の分子配列は変らない。書き込み後、選択線29はGND電位に設定され、他の選択線に V_{th} 以上のパルスが加えられ、別の画像イメージが書き込まれ

る。選択線 29 が GND 電位に設定されたセルでは、データ線が V_H 及び V_L の間でどのように変化しようともフリップフロップの状態は反転することなく、すなわち画像イメージが保持されることは言うまでもない。全面像イメージを書き込んだ後は、全てのデータ線及び全ての選択線は GND 電位に設定され、書き込んだ画像イメージに従つて、液晶の分子配列が設定保持される。書き込まれた全面像イメージを消去するには、全データ線 30 をハイレベル V_H の電位に設定した状態で、全ての選択線に V_{th} 以上のパルスを加えれば、全てのセルのトランジスタ 37 はオフ状態にセットされる。また書き込みと同様にデータ線に V_H の電位を設定してから任意の選択線に V_{th} 以上のパルスを加えることによつて、任意のセルの消去が行えることは言うまでもない。

上記液晶表示装置を反射形の書き換え可能なスライドとして用いる場合の光学系並びに動作は第 2 図に示した CRT によりリフレッシュを行つているライトバルブと同じなので説明を省略する。本実

11

データファイルあるいは電子的に画像を編集する際の記憶装置としても使用することが可能である。なお前述したように、A4 サイズの文書を 8 本/mm の分解能で表示しようとする、4 M ビットの画素数となり、現在の LSI 技術でこれを 1 チップで構成することは極めて難しいように見えるが、画像表示の場合、いわゆる半導体メモリと異なり 1,000 ないしは 10,000 画素に 1 個程度のランダムな欠陥は実用上なら支障がないこと、さらに今日の目をみはる勢いで進歩している超 LSI 技術を適用すれば、技術的にも充分実現でき、かつ極めて安価な高精細画像表示装置を提供し得ることに疑い余地はない。

しかしながら上記した実施例では、1 セル当たり 6 素子と構成要素が多く LSI としての歩留りの低下、すなわち LSI の高価格をまねくことは免れない。また上記実施例では、電源の瞬断によつてフリップフロップの記憶内容が消えてしまうため、電源の瞬断対策を施さねばならない。

第 6 図、第 7 図は、こうした欠点を除去した本

12

実施例によれば、一度フリップフロップに書き込まれた画像イメージは、前述したライトバルブあるいは液晶テレビのように、リフレッシュすることなく記憶保持されるため、画像イメージを蓄積するための外部メモリが不要となるばかりか、リフレッシュのための高速度走査の必要がなくなる。すなわち、一般に 10 数 msec 毎に行うリフレッシュ周期よりも、1 画像を表示するのに許容される時間は数 100 msec から数秒とはるかに長いので、書き込みのための走査速度も現在の LSI 技術で充分に実現できる範囲となる。また本発明では、CRT 等の精密な機構が不要となるため、前述した外部メモリが不要となることを併せると、大幅なコストダウンを実現することになる。さらに、選択線 29 を V_{th} 以上の電圧に設定、すなわちトランスファゲート 36 を導通状態にすることによつて、データ線 30 を介して各セルのフリップフロップの状態、換言すると表示している画像イメージを読み出すことができることは述べるまでもなく、単なる画像表示装置としてだけでなく、画像ファイル、

13

発明の他の実施例である。第 6 図において、トランジスタ 42 は、MNOS(Metal Nitride Oxide Semiconductor), MAOS(Metal Alumina Oxide Semiconductor), DDC(Dual Dielectric Charge Storage Cell) 等のいわゆる MIS(Metal Insulator Semiconductor) 形メモリトランジスタあるいは FAMOS(Floating Gate Avalanche Ingection MOS), SAMOS(Stacked Gate Avalanche Ingection MOS) 等のいわゆる浮遊ゲート形メモリトランジスタ、あるいは強誘電体メモリトランジスタ等の不揮発性メモリトランジスタである。

第 6 図並びに第 7 図は、上記多種類にわたる不揮発性メモリトランジスタの中で、特に P 形の MNOS について記載したもので、他の不揮発性メモリトランジスタでも、基本的な動作並びに機能は同じである。第 6 図に示す等価回路において、トランジスタ 42 のゲートは選択線 29 に、ソースはデータ線 30 に、またドレインは液晶 22 を制御するためのアルミ電極 38 に各々接続されている。画像イメージの書き込み動作は次の様にし

14

て行われる。なお書き込みに際し、全セルのトランジスタ42はオン状態すなわち、トランジスタ42のゲート下の絶縁層に電子がトラップされ、ソース及びドレイン間にチャネルが形成されているものとする。全ての選択線29並びに基板をGND電位に設定した状態で、書き込むべき画像イメージに従つて、全てのデータ線30をGND電位、または負の適当な電位 V_0 (例えば-20V)に設定してから、書き込むべき選択線にのみ負の書き込み電圧 V_w (例えば-25V)のパルスを加える。データ線がGND電位に設定されていたセルでは、絶縁層中にトラップされていた電子が基板に放出されトランジスタ42はオフ状態になる。逆に負の適当な電位 V_0 に設定されていたセルでは、絶縁層中の電子は放出されずオン状態を維持する。オフ状態になつたセルではトランジスタ42のドレイン及びシリコン基板間の浮遊容量がアルミ電極38と透明電極23間の容量に比して同程度もしくは小さければ液晶22に加わる交流電圧は小さくなり、液晶の分子配列が画素毎に変わる。オン状態を維

49

第7図に示す液晶及びLSIの概略断面図において、多結晶シリコン46はトランジスタ42のゲートを、基板50表面にあるP⁺層48及び49は各々同トランジスタのソース及びドレインを、アルミ層44はアルミ電極38を、また酸化膜45と多結晶シリコン46とははさまれた窒化膜47(例えば厚さ400Å)は電子をトラップするための絶縁層を形成している。窒化膜47と基板シリコン50間の酸化シリコン膜45の部分は極めて薄く(約20Å)なっており、トンネル効果で基板シリコンと窒化膜47中のトラップ間で電子のやりとりが可能になつている。

本実施例によれば、前述したフリップフロップによる構成に対し、トランジスタ1素子でよく構成が極めて簡単のためLSI製造上の歩留りを大幅に向上させることができる。さらに前述のフリップフロップによる構成では電源の瞬断によつて画像イメージが消えるため用途によつては電源の瞬断対策が必要であつたが本実施例では、不揮発性メモリトランジスタより構成されているため、電

50

持しているセルでは、透明電極23及びアルミ電極38、トランジスタ42を介して交流電圧25が液晶22に印加され続け、液晶の分子配列は変わらない。書き込み後選択線29はGND電位に設定され、他の選択線に V_w のパルスが加えられ別の画像イメージが書き込まれる。選択線29がGND電位に設定されたセルでは、データ線がGND電位及び V_0 の間でどのように変化しようとも絶縁層中の電子の状態は変化することなく、すなわち画像イメージが保持されることは言うまでもない。全面像イメージを書き込んだ後は全てのデータ線及び全ての選択線はGND電位に設定され、書き込んだ画像イメージに従つて液晶の分子配列が設定保持される。書き込まれた全面像イメージを消去するには、全てのデータ線及び基板を負の適当な消去電圧 V_0 (例えば-25V)に設定してから全ての選択線をGND電位にすれば、全てのトランジスタの絶縁層中に電子がトラップされて、全てのトランジスタがオン状態となり、液晶の分子配列が一様になる。

51

源の瞬断はもちろん長期間にわたる電源の遮断に対しても画像イメージが保持されるため、画像イメージの保管、持ち運び等の応用範囲が広がる。なお上記実施例では、電氣的に画像を消去しているが展示用ディスプレイ等、用途によつては電氣的に高速に消去しなくてもよく、いわゆる紫外線消去形のプログラマブルROMと同様に紫外線による消去を行うこともできる。特に電氣的に消去する場合には、セルアレイの基板電位を負電位にするため、周辺回路と電氣的に分離するための分離層をセルアレイの周囲に施さなければならないのに対し、紫外線による消去では、こうした分離層を設ける必要はない。

上記実施例では、1個のトランジスタからのみ構成され、LSI製造上の歩留りの向上が期待できるものの、各トランジスタは最低2箇所のPN接合を有している。PN接合ではジャンクションショート等の冗長回路によつて欠陥箇所を分離しきれない不具合が発生しやすく、LSI製造工程における歩留り低下の大きな要因となつているが、特

52

に文書等の高精細な画像表示を目的とした極めて集積度の高いLSIではPN接合を少なくする等、極力構造を簡単にし、歩留りが低下しないように配慮しなければならない。また上記実施例では構造上全画像イメージを一度に消去するか、もしくは選択線毎に、すなわち1行分の画像イメージの消去を行うことは可能であるものの、任意のセルを個々に消去することは不可能である。

第8図、第9図はこうした状況を考慮した本発明の他の一実施例である。第8図に示す等価回路において、可変コンデンサ51、52は上記した不揮発性メモリトランジスタのソース、ドレインを取り除いたゲート部分と基板のみから構成されるもので、P形MNOSを例に述べた上記実施例に準じMNOS構造の可変コンデンサについて記載したものである。ただし、トランジスタのソース、ドレインに当るP層はなく、チャネルの形成される基板に相当する部分すなわちデータ線30は上記実施例同様N形である。可変コンデンサ51は書き込み用であり選択線29に接続されている。一

119

51の容量は大きくなると同時に、データ線30とアルミ電極38間のコンデンサ52の容量も大きくなり、透明電極23及びアルミ電極38、コンデンサ52を介して液晶22には交流電圧25が印加され、液晶の分子配列が画面毎に変わる。絶縁層中の電子がトラップされたままのコンデンサでは、両極に高電界が印加されない限り、N形基板中に空乏層が広がり、コンデンサ51、52の容量は共に小さく、液晶22に印加される交流電圧も小さいため液晶の分子配列は変らない。書き込み後、選択線29はGND電位に設定され、他の選択線に V_w の脉冲が加えられ別の画像イメージが書き込まれる。選択線29がGND電位に設定されたセルでは、データ線がGND電位及び V_w の間でどのように変化しようとも絶縁層中の電子の状態は変化することなく、書き込まれた画像イメージはそのまま保存される。全画像イメージを書き込んだ後は、全てのデータ線及び全ての選択線はGND電位に設定され、書き込んだ画像イメージに従って液晶の分子配列が設定保持される。書き込

120

方、可変コンデンサ52は書き込み用コンデンサ51と連動して容量が変わる読み出し用のもので、液晶22を制御するためのアルミ電極38に接続されている。画像イメージの書き込み動作は次の様にして行われる。なお書き込みの際し、全セルのコンデンサの絶縁層には電子がトラップされ、無電界状態ではN形基板に空乏層が広がっているものとする。全ての選択線29をGND電位に設定した状態で書き込むべき画像イメージに従って、全てのデータ線30をGND電位または負の適当な電位 V_w に設定してから書き込むべき選択線にのみ負の適当な書き込み電圧 V_w の脉冲を加える。データ線がGND電位に設定されていたセルでは、絶縁層中にトラップされていた電子がN形基板に放出される。逆に負の適当な電位 V_w に設定されていたセルでは絶縁層中の電子は放出されず、トラップされたままとなる。絶縁層中の電子が放出されたコンデンサでは両極に高電界が印加されない限りN形基板に空乏層が広がらないため、N形基板すなわちデータ線30と選択線29間のコンデンサ

121

まれた全画像イメージを消去するには、全てのデータ線を負の適当な消去電圧 V_d に設定してから全ての選択線をGND電位にすれば、全てのコンデンサの絶縁層中に電子がトラップされて、全てのコンデンサの容量が小さくなり液晶の分子配列が一樣になる。また本実施例ではPN接合がないため、書き込みとは逆に全ての選択線を負の適当な電位 V_d に設定した状態で、データ線を負の適当なしきい値 V_d または負の適当な電位 V_d に設定してから任意の選択線にGND電位の脉冲を加えることによって、任意のセルを消去することができる。

第9図に示す液晶及びLSIの概略断面図において、多結晶シリコン46は選択線29をサブファイヤ基板55上に形成されたN形基板54中の N^+ 層53はデータ線30を、アルミ層44はアルミ電極38を、また酸化膜45と多結晶シリコン46とには含まれた酸化膜47は電子をトラップするための絶縁層を形成している。また本実施例では、アルミ層44が直流的に浮遊しているため静電気が加わり、絶縁層への電子のトラップあるいは放

122

出を阻害することが考えられるが、コーティング膜43に抵抗性のもを用いることによつて、アルミ層44に溜まつた静電気を自然放電させれば上記不具合が防止できる。

本実施例によれば、前記実施例と同様に電源が遮断した状態でも画像イメージが保持されることは勿論、PN接合を一切用いないため構造が極めて簡単であり、LSI製造上の歩留りの大幅な向上が期待できること、さらに任意のセルへの書き込み並びに消去ができることは前述した通りである。

上記実施例では、基板中の空乏層の有無、言い換えると基板表面の小數キャリアの有無による容量の変化を利用したものである。このため、空乏層が広がった状態で液晶を駆動するために大きな交流電界を印加すると、交流電界の負電界周期毎に基板表面にホールが誘起され、見かけ上の容量が変化する恐れがある。これを防ぐには第9図に示す N^+ 層53を P^+ 層に、すなわちいわゆるMNOSトランジスタのソースのみを形成し、基板表面のチャネル層の有無によるゲート及びソース間の容

23

量の変化を利用すればよい。なおこの場合、容量の変化は絶縁層中に電子がトラップされた状態で容量が大きく、トラップされていない状態では小さくなり、上記実施例とは逆になるが、画像イメージの書き込み並びに消去方法は、上記実施例に準拠するので省略する。

第10図及び第11図は本発明の更に他の実施例を示すもので、前述した実施例では、画像イメージを各々論理回路的に保持するもの、トランジスタのオン・オフ状態として保持するもの、さらにコンデンサの容量変化として保持するものであった。これに対し本実施例は、抵抗値変化の保持作用を利用して画像イメージを保持しようとするものである。第10図に示す等価回路において、可変抵抗57は例えばカルコゲン系のアモルファス半導体で形成されており、データ線30及び選択線29とにダイオード56を介して接続されるとともに、液晶22を制御するためのアルミ電極38にも接続されている。上記カルコゲン系のアモルファス半導体では適当な電圧パルス並びに電

24

流パルスを加えることによつて相転移を起こし抵抗値が変化する現象が確認されており、電気的に書き換え可能な不揮発性メモリへの応用に研究あるいは一部実用化されていることは周知のとおりである。画像イメージの書き込み動作は次の様に行われる。なお書き込みの際、全セルの可変抵抗は高抵抗状態にあるものとする。全ての選択線29をGND電位に設定した状態で、書き込むべき画像イメージに従つて、全てのデータ線30をGND電位または正の適当な電位 V_0 に設定してから書き込むべき選択線29に正の適当なしきい値電圧 V_w ($V_0 < V_w$)を波高値とする適当な形状のパルスを加える。データ線がGND電位に設定されていたセルでは、アモルファス半導体が相転移を起こし、可変抵抗は低抵抗状態に変わる。逆に正の適当な電位 V_0 に設定されていたセルでは、アモルファス半導体の相転移は起こらず高抵抗状態を維持する。低抵抗になつたセルでは、透明電極23及びアルミ電極38、可変抵抗57を介して交流電圧25が液晶22に印加され、液晶の分子配列が

25

26

定してから任意の選択線に I_0 の電流パルスを加えることによつて、任意のセルを消去することができる。第11図に示す液晶及びLSIの概略断面図において、多結晶シリコン46はデータ線30を、 N^+ 層59及び P^+ 層60はダイオード56を、またアモルファス半導体58は可変抵抗57を形成している。

本実施例によれば、前記実施例と同様に電源が遮断した状態でも画像が保持される。またPN接合が1セル当り1箇所しかないので構造が極めて簡単であり、LSI製造上の歩留りの大幅な向上が期待できる。さらに任意のセルへの書き込み並びに消去ができるとともに、前述したフリップフロップを用いた実施例と同様に、選択線並びにデータ線を介して書き込まれた画像イメージを読み出すことができ、大容量メモリとしても機能させることが可能である。

第12図、第13図は本発明の更に別の実施例を示すもので、前述したフリップフロップを用いた実施例では、論理回路でフリップフロップを構

(2)

($V_2 = 2 \times V_1$)に設定してから書き込むべき選択線にのみ上記 V_1 の負パルスを加える。データ線が V_1 に設定されていたセルではトランジスタ61, 62がデプレッション形であるため同トランジスタがオンになり液晶22には交流電圧25が透明電極23、アルミ電極38、トランジスタ61, 62を介して印加され、液晶22は画像毎に分子配列を変え透明状態になる。透明となつたセルではフォトダイオード63に光が照射され、同ダイオードはオン状態となり、同ダイオードを介して選択線29のバイアスが印加されるようになり以後トランジスタ62はオン状態を持続する。一方データ線30が V_2 に設定されていたセルでは、ソース・ゲート間の電圧はカットオフ電圧より高くないためオフ状態を続け、従つて液晶の分子配列も変ることなく不透明状態を維持する。書き込み後、選択線29はGND電位に設定され、他の選択線に V_1 のパルスが加えられ別の画像イメージが書き込まれる。選択線29がGND電位に設定されたセルではデータ線30に V_1 または V_2 の電位が印加されても

(2)

成していたが、本実施例では液晶に照射される光と論理回路とを組み合せることによつて、少ない構成素子で一種のフリップフロップを形成しようとするものである。第12図に示す等価回路において、デプレッション形NMOSトランジスタ61, 62はURゲートを構成している。トランジスタ61のゲートはデータ線30に、トランジスタ62のゲートはフォトダイオード63を介してトランジスタ61, 62のソースと共に選択線29に接続されている。高抵抗64はフォトダイオード63がオフ状態の時、トランジスタ62に直流バイアスを与えるためのもので、トランジスタ61のゲートに接続されている。画像イメージの書き込み動作は次の様にして行われる。なお書き込みの際、液晶には光が照射されているものの全面不透明状態に、従つてフォトダイオード63、並びにトランジスタ61, 62はオフ状態にあるものとする。全ての選択線29をGND電位に設定した状態で、書き込むべき画像イメージに従つて、全てのデータ線30を負の適当なカットオフ電圧 V_1 または V_2

(2)

トランジスタ61の状態は変化することなく、すなわち書き込まれた画像イメージが保持されることは言うまでもない。全面像イメージを書き込んだ後は、全てのデータ線は V_1 または V_2 に、全ての選択線はGND電位に設定され、書き込んだ画像イメージに従つて液晶の分子配列が設定保持される。書き込まれた全面像イメージを消去するには、交流電圧25を遮断すれば、液晶は全面にわたつて不透明となり、全てのフォトダイオードがオフ状態になることによつて行われる。

第13図に示す液晶及びLSIの概略断面図において、低抵抗多結晶シリコン65、 N^+ 層68、 N^+ 層69は各々トランジスタ61のゲート、ソース、ドレインを、低抵抗多結晶シリコン65に高抵抗多結晶シリコン66を介して接続されている低抵抗多結晶シリコン67、 N^+ 層70、 N^+ 層69は各々トランジスタ62のゲート、ソース、ドレインを、 P 層71及び N^+ 層70はフォトダイオード63を各々形成している。イオン注入層72によつて、トランジスタ61, 62はデプレッション形になつて

(2)

いる。またフォトダイオードを形成するPN接合には、光を照射するための窓73がLSI並びに誘電体ミラー21に開けられている。MNOSあるいはアモルファス半導体等の不揮発性メモリ作用を利用した前述の実施例では、画像の書き替え回数に制限がある。本実施例はフリップフロップを用いた実施例と同様に書き替え回数の制限がないことは勿論、論理回路だけで構成するフリップフロップに比し、構成が簡単のため、LSIの高集積化により適していることは過言するまでもない。なお、上記実施例では、トランジスタ61,62でORゲートを形成していたが、書き込み前の液晶の状態、エンハンスメント形トランジスタ等を適当に選択すればANDゲートによる構成も可能である。

以上の説明において、液晶層とLSIとの間に誘電体ミラーを挿入し、液晶を反射形スライドとして用いるものとして説明していたが、誘電体ミラーを挿入することなく、液晶テレビ等に見られる反射形表示装置として用いれば、極めて高精細な表示装置を実現できることは言うまでもない。ま

(3)

て本発明の主旨に含まれる。

また第5図、第6図における記憶セル中の各トランジスタ、第8図におけるコンデンサ等、第10図の抵抗を除く各素子はアモルファスシリコンによつて形成することもできる。なお、以上の説明において、特に液晶並びにLSIの断面図は説明を簡単にするため概念的に描いたもので、必ずしもLSIの設計、製造に則した正確な寸法、構造でないことは言うまでもない。

4. 図面の簡単な説明

第1図乃至第3図は従来の画像表示装置の構成例を示す図、第4図は本発明の画像表示装置の概念構成図、第5図は第4図中のLSIアレイの各セルの一実施例を示す等価回路図、第6図及び第7図は本発明の他の実施例を示す等価回路図及び断面構成図、第8図及び第9図は第10図及び第11図、第12図及び第13図は各々本発明の更に他の実施例を示す等価回路図及び断面構成図である。

- | | |
|------------|---------|
| 21: 誘電体ミラー | 22: 液晶 |
| 23: 透明電極 | 24: ガラス |

(3)

たフリップフロップを用いた実施例を除く他の全ての実施例では、例えばMNOSの代りに高精度にアナログ量を記憶保持できることが確認されている。MNOS(Metal Nitride Molybdenum Oxide Semiconductor)を用いる等、液晶並びに記憶保持物質、さらにバイアス等を適度に変えることにより、オン/オフの2値表示だけでなく、アナログ表示すなわち中間調表示も可能であり、いずれも本発明の主旨に含まれる。さらに、以上の説明では画像イメージを自己保持するための基本的な構成例だけを示したが、本発明の主旨は表示装置自体が他の外部メモリによることなく画像イメージを自己保持することである。従つて、前述した各種の基本的な構成例には、例えばNMOSの代りにPMOSを用いたり、Pチャネル不揮発メモリ素子の代りにNチャネル不揮発メモリ素子を用いたり同じ機能を他の回路構成で置換したり等、多くの変形例が考えられるが、ここでは述べなかつた別の記憶保持作用による構成を含め、表示装置自体に画像イメージの自己保持機能を持たせることは全

(3)

25: 交流電圧

26: ポラライザからの光並びに誘電体ミラーの反射光

27: シール

29: 選択線

30: データ線

31: 電源

32,33: デプレッション形NMOSトランジスタ

34,35,37: エンハンスメント形NMOSトランジスタ

36: トランスファゲート 38: アルミ電極

40: LSIアレイ

41: 補強板

42: 不揮発性メモリトランジスタ

43: コーティング膜

44: アルミ層

45: 酸化膜

46: 多結晶シリコン層

47: 窒化膜

48: P⁺層(ソース)

49: P⁺層(ドレイン)

50: N層(基板)

51: 書き込み用可変コンデンサ

52: 読み出し用可変コンデンサ

53: N⁺層

54: N形基板

55: サファイヤ基板

56: ダイオード

57: 可変抵抗

58: アモルファス半導体

59: N⁺層

60: P⁺層


61,62: デプレッション形MOSトランジスタ

(3)


- 63: フォトダイオード 64: 高抵抗素子
 65, 67: 低抵抗多結晶シリコン
 66: 高抵抗多結晶シリコン 68: N^+ 層 (ソース)
 69: N^+ 層 (ドレイン) 70: N^+ 層 (ソース)
 71: P層 72: イオン注入層

(7317) 代理人 弁理士 則 近 憲 佑 (ほか1名)


第 1 図



第 2 図




第 3 図




66


第 4 図




第 5 図




第 6 図




第 7 図




第 8 圖




第 10 圖




第 9 圖



第 11 圖



第 12 圖



第 13 圖

